Search academic texts

Registration Number

0824U001578, PhD dissertation

Title

Vector-driven methods for test synthesis and logical simulation of digital SoC components

Author

Ivan Hahanov,

popup.head Eugenia Litvinova
popup.opponent Leonov Sergiy Yurievich
popup.opponent Maryna Miroshnyk
popup.opponent Vladimir Opanasenko
popup.review Ihor S. Nevliudov

Status

Доктор філософії, 123, Комп’ютерна інженерія

Date

27-04-2024

Description

В роботі розв’язано науково-практичну задачу зменшення алгоритмічної складності синтезу тесту та оцінки його якості шляхом використання надлишковості розумних структур даних. Використання read-write транзакцій на розумних структурах даних у пам'яті замість потужної системи команд процесора дозволяють усунути ітерації шиною даних між процесором та пам'яттю машини фон Неймана, що приводить до економії часу та енергії при вирішенні завдань проектування і тестування цифрових компонентів SoC. Мета дослідження – зменшення часових витрат та підвищення адекватності моделювання тестових наборів та несправностей, як адрес, за рахунок експоненційної надлишковості розумних структур даних на базі логічного вектора. Завдання дослідження: 1. Розробка розумних структур даних на базі логічного вектора для розвʼязання завдань технічної діагностики цифрових пристроїв. 2. Розробка векторного методу синтезу дедуктивної матриці логічної функціональності. 3. Розробка векторного методу синтезу карти тестування логічної функціональності. 4. Розробка векторного методу моделювання несправностей, як адрес, для оцінки якості тестових наборів цифрової схеми. 5. Програмна реалізація та верифікація розумних структур даних та векторних методів моделювання тестових наборів та несправностей, як адрес. Об'єкт дослідження – in-memory комп'ютинг великих даних для вирішення задач SoC проектування і тестування. Предмет дослідження – in-memory моделювання тестів та несправностей, як адрес, для верифікації цифрової логіки та схем. Використовуються рівняння технічної діагностики для розвʼязання завдань верифікації цифрових виробів. Будуються розумні та явні структури даних у вигляді логічного вектора, таблиці істинності та матриці активності для розвʼязання завдань аналізу цифрових проектів. Реалізується технологія векторного моделювання цифрових схем. Розробляються методи побудови матриць перекодування та активності для прискорення моделювання несправностей, як адрес. Будується карта тестування несправностей логічної функціональності на основі матриць перекодування та активності. Створюється технологія моделювання несправностей, як адрес, для аналізу цифрових схем. Всі ці пункти спрямовані на безпроцесорну реалізацію в пам'яті за допомогою read – write транзакцій на розумних структурах великих даних і мають на меті економію часу та енерговитрат при верифікації цифрових проектів. Наукова новизна результатів досліджень: 1. Вперше запропоновано розумну структуру даних, яка характеризується паралелізмом моделювання тестових наборів та несправностей, як адрес, що дає змогу ефективно обробляти вектори несправностей цифрової схеми та/або логічного елемента. 2. Удосконалено векторні методи побудови дедуктивної матриці (генома верифікації), які відрізняються від аналогів застосуванням матриці перекодування та використанням xor-операцій між логічним вектором та тестовим набором. 3. Вперше запропоновано векторний метод синтезу карти тестування, який характеризується використанням логічного вектора функціональності та матриці перекодування, що дає можливість вирішувати задачі синтезу тестів та моделювання несправностей за квадратичну обчислювальну складність алгоритму. 4. Вперше запропоновано векторний метод моделювання несправностей, який характеризується паралелізмом аналізу несправностей, як адрес, при аналізі логічної схеми, що дозволяє суттєво зменшити складність алгоритму моделювання до квадратичної оцінки. Практична значущість результатів дослідження визначається: Виконано верифікацію розумних структур даних та алгоритмів моделювання на десятках схем та функціональних елементів з бібліотеки ISCAS. Запропоновані моделі та методи апробовані на десятках конференцій у напрямку EDA, де отримали високі оцінки провідних вчених планети за доказову базу, оригінальність та практичну спрямованість методів для ринку електронних технологій. Моделі, методи та алгоритми реалізовано мовою Python, вони пройшли верифікацію на десятках прикладів комбінаційних схем та складних логічних функціональностей. Обмеження представлених механізмів моделювання несправності та синтезу тестів пов'язані з розмірністю логічного вектора, який потребує великого обсягу візуальної верифікації процедур моделювання.