Search academic texts

Information × Registration Number 0599U000074, Doctoral dissertation Status д.т.н. Date 15-04-1999 popup.evolution o Title Development of theory and methodology of VLSI logical synthesis on the basis of multilevel automata models Author Denysenko Yevgenij Leonidovych, popup.head Палагін Олександр Васильович popup.opponent Закревський Аркадій Дмитрович popup.opponent Рабінович Зіновій Львович popup.opponent Баркалов Олександр Олександрович popup.opponent Бунін Сергій Гергіевич Description У дисертаційній роботі представлена методологія логічного синтезу НВІС як відкрита система взаємопов'язанних принципів, методик, методів, алгоритмів, що керуються математичними "механизмами" або експертними рекомендаціями автора. Методологія дозволяє одержувати в рамках всіх логічних обмежень ( на прикладі ПЛІС типу LCA) гарантовано вірогідну логічну схему, адекватну вхідним даним, що забезпечує максимальну швидкодію (мінімум каскадів) при близьких до мінімальних витрат логічних примітивів і передвизначаючу позитивне рішення задач топологій Registration Date 1999-04-15 popup.nrat_date 2020-05-17 Close