Search academic texts

Information × Registration Number 2124U001784, Article popup.category Бакалаврська робота Title popup.author Шкільнюк Владислав Олегович popup.publication 01-01-2024 popup.source_user Електронний архів наукових та освітніх матеріалів КПІ ім. Ігоря Сікорського popup.source https://ela.kpi.ua/handle/123456789/67459 popup.publisher Київ Description Бакалаврський дипломний проєкт включає пояснювальну записку (52 стор., 20 рис., 1 табл., 4 додатків). Мета розробки — створення процесору на базі архітектури RISC-V з апаратною реалізацією CRC, що дасть змогу використовувати його в пристроях різного роду, що виконують обробку і пересилку великих обсягів даних в умовах, де можливі шуми і пошкодження. На базі процесора реалізовано команду, що дає змогу обчислювати циклічну надлишкову суму для повідомлення довільної довжини, що складається зі слів довжиною 32 біти, з використанням твірного полінома. В ході розробки: Проведено аналіз існуючих RISC-V архітектур та конвеєру команд; Проведено аналіз існуючих реалізацій CRC в межах архітектури RISC-V; Розроблено спрощену структуру конвеєру; Додано користувацьку інструкцію до RISC-V інструментарію; Проведено трансляцію програми мовою С у набір команд для процесорної архітектури, що реалізується; Реалізовано конвеєр з головними елементами архітектури; Розширено конвеєр підтримкою користувацької інструкції для обчислення контрольної суми. Використання цієї прошивки в контролерах дасть змогу пришвидшити ітеративний процес обрахунку CRC за рахунок апаратної реалізації. popup.nrat_date 2025-01-29 Close