Search academic texts

Registration Number

0224U033340, (0123U102785) , R & D reports

Title

Hierarchical nanoscale plasma texturing of silicon wafers for future solar energy

popup.stage_title

Розробка, дослідження та оптимізація конструкції внутрішнього оснащення для мінімізації зменшення часу життя неосновних носіїв заряду в результаті модифікації поверхні кремнієвих пластин до стану чорного кремнію з урахуванням теоретичного аналізу та досліджень структури й складу поверхні структурованих пластин. Теоретичне дослідження та комп’ютерне моделювання процесів у приелектродному шарі об’ємного заряду. В тому числі, співвиконавець: Розробка, дослідження і оптимізація конструкції внутрішнього оснащення вакуумно-технологічної камери та виготовлення джерела автоматичного зміщення потенціалу підкладки для мінімізації зменшення часу життя неосновних носіїв заряду в результаті модифікації поверхні кремнієвих пластин до стану чорного кремнію.

Head

Sydorenko Serhii I., д.ф.-м.н.

Registration Date

25-12-2024

Organization

National Technscal University of Ukraine "Kiev Polytechnic Institute".

popup.description1

The goal of the project is the development of high-performance environmentally friendly processes of ion-plasma hierarchical two-level nanoscale texturing of the surface of multi- and monocrystalline silicon wafers to achieve 1-3% of the solar radiation energy reflection coefficients, while preserving the life time of minor charge carriers after trampoline treatment, regardless of the orientation of the silicon crystallographic axes.

popup.description2

Theoretical study and computer modeling of the processes in the near-electrode layer of volume charge have been performed. Development, research and optimization of the design of internal equipment to minimize the reduction in the lifetime of minority charge carriers as a result of modifying the surface of silicon wafers to the state of black silicon, taking into account theoretical analysis and studies of the structure and composition of the surface of structured wafers. Including, co-executor: Development, research and optimization of the design of internal equipment of the vacuum-technological chamber and manufacturing of a source of automatic substrate potential bias to minimize the reduction in the lifetime of minority charge carriers as a result of modifying the surface of silicon wafers to the state of black silicon. An optimal design of the substrate holder has been developed and investigated, which, when texturing to the state of black silicon, ensures the absence of contamination of the wafer surface with the holder material. The parameters of the ion-plasma flow in a two-discharge system have been established, under which the reduction in the lifetime of minority charge carriers is minimized. Theoretical studies and modeling of the processes of interaction of low-energy high-density ion fluxes with the surface of a semiconductor sample and processes in the near-electrode layer of volume charge were performed to develop recommendations for optimizing the processes of trampoline modification of its surface. An annotated report and an interim report for the stage were prepared. In particular, the co-performer developed and investigated the optimal design of the substrate holder, which, when texturing to the state of black silicon, ensures the absence of contamination of the wafer surface with the holder material.

Product Description

popup.authors