Пошук академічних текстів

Інформація × Реєстраційний номер 0219U102032, 0119U103868 , Науково-дослідна робота Назва роботи Розробка моделі прискорювача обчислень глибоких нейронних мереж на базі програмованих логікових інтегральних схем Назва етапу роботи Керівник роботи Саміла Андрій Петрович, Доктор технічних наук Дата реєстрації 13-12-2019 Організація виконавець Чернівецький національний університет імені Юрія Федьковича Опис етапу Проект відноситься до галузі cхемотехніки та машинного навчання, зокрема, створення нових методів оброблення сигналів і спрямований на розв’язання важливої прикладної задачі – розроблення прискорювача обчислень глибоких нейронних мереж на базі програмованих логікових інтегральних схем. Опис продукції Застосовуючи новітні методи синтезу структур конфігурованих систем на кристалі, розроблені рекомендації ефективного використання отриманих результатів досліджень в напряму національної безпеки та створено енергоефективні апаратні рішення штучних нейронних мереж на базі програмованих логікових інтегральних схем. Це дозволило вперше розробити оригінальні методи обробки сигналів радіоспектроскопії та покращені алгоритми оброблення та моделювання інформаційних перетворень машинного навчання. Результатом виконання проекту стало розроблення удосконаленої структури електронних засобів прискорювача обчислень глибоких нейронних мереж на базі програмованих логікових інтегральних схем (ПЛІС), включаючи застосування різноманітних периферійних пристроїв, засобів відлагодження та конфігурування, реалізації сумісності архітектури різних протоколів передавання інформації. Враховуючи наявність вбудованих функціональних блоків можлива реалізація ширшого ніж у аналогів спектру цифрових та мікропроцесорних пристроїв, які вдосконалять та поглиблять знання архітектури ПЛІС типу FPGA, а також уможливлять їх ширше використання у багатьох напрямках радіотехнічних і телекомунікаційних систем. Запропонована концепція також забезпечить поглиблення знань та навичок при вивченні мов опису апаратури моделювання електронних систем – Verilog HDL, VHDL. Автори роботи Галюк Сергій Дмитрович Круліковський Олег Валерійович Саміла Андрій Петрович Додано в НРАТ 2020-04-02 Закрити