Пошук академічних текстів

Інформація × Реєстраційний номер 2125U003954, Матеріали видань та локальних репозитаріїв Категорія Опубліковано, Стаття Назва роботи МЕХАНІЗМИ СХЕМОТЕХНІЧНОГО МОДЕЛЮВАННЯ НА ОСНОВІ ВЕКТОРНОЇ ЛОГІКИ Автор Хаханов В. І.Обрізан В. І.Рахліс Д. Ю.Хаханова Г. В.Хаханов І. В.Демченко О. І.Воронов А. О.Hahanov V. I.Obrizan V. I.Rakhlis D. Y.Khakhanova H. V.Hahanov I. V.Demchenko O. I.Voronov A. О. Дата публікації 24-12-2025 Постачальник інформації Журнал "Радіоелектроніка, інформатика, управління" (Національний університет "Запорізька політехніка") Першоджерело https://ric.zp.edu.ua/article/view/347219 Видання National University "Zaporizhzhia Polytechnic" Опис Актуальність. Розглядаються актуальні для EDA-ринку питання зменшення вартості та часу тестування й верифікаціїцифрових проєктів шляхом синтезу логічного вектора цифрової схеми, що дозволяє суттєво спростити алгоритми goodvalue simulation, а синтез карти тестування звести до трьох матричних операцій.Мета. Мета дослідження – зменшення вартості та часу тестування і верифікації цифрових проєктів завдяки синтезу логічного вектора цифрової схеми, що дозволяє спростити алгоритм побудови карти тестування до трьох матричних операцій.Метод. Пропонується синтез логічного вектора комбінаційної схеми для good-value та fault як адресів моделювання в архітектурі промпт-інтелектуального in-memory комп’ютингу. Логічний вектор є найбільш технологічним, компактниим та вичерпним представленням схеми для економного вирішення всіх задач дизайну та тестування. Пропонується декартова логіка, яка завдяки експоненційній надлишковості 2 n+m є ефективним інтелектуальним механізмом для вирішення комбінаційних задач (моделювання, simulation, тестування, діагностування) алгоритмами лінійної обчислювальної складності. Пропонуються механізми побудови логічного вектора процесу або явища, функції або структури на основі матричних структур декартової логіки для вирішення задач Modeling for Simulation. Пропонується інженерний метод прямого паралельного goodvalue моделювання схеми на основі використання логічних векторів елементів та таблиць істинності. Декартова логіка – це логічний вектор (матриця), як результат моделювання декартових логічних відношень між бітами логічних векторів або адресами таблиці істинності. Декартова логіка вирішує задачі: 1. Good-value modeling circuit logic vector без алгоритму моделювання справної поведінки. 2. Fault modeling testing map of logic без алгоритму моделювання несправностей.                    Результати. Запропоновано математичний апарат декартової логіки, представлений у вигляді логічного вектора (матриці), що є результатом моделювання декартових логічних відношень між бітами логічних векторів або адресами таблиці істинності. На основі теорії векторної логіки розроблено механізми та програмне застосування для економного розв’язання задач design and test в архітектурі in-memory комп’ютингу.Висновки. Практична значущість дослідження орієнтована на вирішення всіх задач design and test на основі використання простих моделей векторної логіки, орієнтованої на економічний in-memory комп’ютинг на основі read-write транзакцій, вільний від інструкцій процесора. Пропонується використовувати логічний вектор специфікації в архітектурі in-memory комп’ютингу для тестування, верифікації, діагностування та експлуатації. In-memory vector logic computing – це економічне вирішення багатьох обчислювальних проблем з точки зору енергетичних, часових і вартісних витрат. Новизна дослідження полягає у використанні векторної логіки в архітектурі in-memory комп’ютингу на основі read-write транзакцій, що дозволяє зменшити споживання ресурсів у вигляді часу та енергії. Імплементація векторної логіки в in-memory комп’ютинг робить його масовим і енергоефективним, вільним від складних алгоритмів аналізу великих даних. Додано в НРАТ 2026-02-09 Закрити