Registration Number
0421U100007, Candidate dissertation
Status
Кандидат технічних наук
Date
28-12-2020
popup.evolution
.
Title
Models and methods of an increase in checkability of circuits on FPGA and in trustworthiness of results in digital components of safety-related systems
Author
Kuznietsov Mykola ,
popup.head Drozd Oleksandr
popup.opponent Hlukhov Valerii Serhiiovych
popup.opponent Romaniuk Oleksandr
popup.rada
Odessa National Polytechnic University
Description
Дисертація присвячена питанням покращення цифрових компонентів, спроектованих на FPGA з LUT-орієнтованою архітектурою для систем критичного застосування. Пропонуються моделі та методи підвищення контролепридатності схем цифрових компонентів і достовірності обчислюваних результатів на основі багатоверсійності програмного коду FPGA проектів для запобігання накопиченню прихованих несправностей та їх прояву в нормальному й аварійному режимі, відповідно. Розроблено та досліджено моделі створення версій програмного коду з інвертуванням пам'яті LUT та перестановкою її бітів. Розроблені моделі покращують версійну надмірність рішень та дозволяють вибирати версії для підвищення контролепридатності схем і достовірності результатів при збереженні апаратної реалізації проекту. На основі цих моделей розроблено методи підвищення контролепридатності схем і достовірності результатів для домінуючої константної несправності пам'яті LUT вузлів, несправності замикання адресних входів LUT вузлів та усунення прихованих несправностей їх виявленням та маскуванням відповідно в нормальному та аварійному режимі.
Registration Date
2021-01-04
popup.nrat_date
2021-01-04 / 2026-06-30
