Реєстраційний номер
0421U100007, Кандидатська дисертація
На здобуття
Кандидат технічних наук
Дата захисту
28-12-2020
Статус
Захищена
Назва роботи
Моделі та методи підвищення контролепридатності схем на FPGA та достовірності результатів в цифрових компонентах систем критичного застосування
Здобувач
Кузнєцов Микола Олександрович,
Керівник Дрозд Олександр Валентинович
Опонент Глухов Валерій Сергійович
Опонент Романюк Олександр Никифорович
Установа, організація, у вченій раді якої відбудеться/відбувся захист
Одеський національний політехнічний університет
Опис
Дисертація присвячена питанням покращення цифрових компонентів, спроектованих на FPGA з LUT-орієнтованою архітектурою для систем критичного застосування. Пропонуються моделі та методи підвищення контролепридатності схем цифрових компонентів і достовірності обчислюваних результатів на основі багатоверсійності програмного коду FPGA проектів для запобігання накопиченню прихованих несправностей та їх прояву в нормальному й аварійному режимі, відповідно. Розроблено та досліджено моделі створення версій програмного коду з інвертуванням пам'яті LUT та перестановкою її бітів. Розроблені моделі покращують версійну надмірність рішень та дозволяють вибирати версії для підвищення контролепридатності схем і достовірності результатів при збереженні апаратної реалізації проекту. На основі цих моделей розроблено методи підвищення контролепридатності схем і достовірності результатів для домінуючої константної несправності пам'яті LUT вузлів, несправності замикання адресних входів LUT вузлів та усунення прихованих несправностей їх виявленням та маскуванням відповідно в нормальному та аварійному режимі.
Дата реєстрації
2021-01-04
Додано/оновлено в НРАТ
2021-01-04 / 2026-06-30
