Пошук академічних текстів

Інформація × Реєстраційний номер 0421U103474, Кандидатська дисертація На здобуття Кандидат технічних наук Дата захисту 23-09-2021 Статус Запланована Назва роботи Методи та засоби апаратної реалізації та вибору алгоритмів заміщення даних у кеш-пам’яті мікропроцесорів Здобувач Пуйденко Вадим Олексійович, Керівник Харченко Вячеслав Сергійович Опонент Кучук Ніна Георгіївна Опонент Можаєв Олександр Олександрович Опис Дисертаційна робота присвячена розробці методів та засобів апаратної реалізації та вибору алгоритмів заміщення даних у кеш-пам’яті мікропроцесорів. Науковими результатами є: 1) отримало подальшого розвитку автоматна модель і засоби реалізації алгоритму PLRU заміщення даних у кеш-пам’яті процесора шляхом зміни типів та спрощення комбінаційної логіки керування оновленням елементів пам’яті, що забезпечує підвищення швидкодії та зменшення складності цих засобів; 2) вперше запропоновано метод і засоби реалізації адаптивних алгоритмів заміщення даних у кеш-пам’яті процесора, які на відміну від відомих базуються на побудові та аналізі матриць сумісності алгоритмів і надають змогу обирати алгоритм заміщення залежно від результатів динамічного прогнозу галужень програми, що забезпечує підвищення швидкодії процесору; 3) удосконалено засоби контролю реалізації алгоритмів заміщення даних у кеш-пам’яті процесора за рахунок використання уніфікованої автоматної моделі, яка ураховує кількість напрямків вибору даних при заміщенні, а також оцінок складності базових компонентів засобів контролю, що дозволяє оцінювати приріст достовірності функціонування на одиницю апаратних витрат; 4) удосконалено метод вибору алгоритмів і засобів реалізації для заміщення даних у кеш-пам’яті процесора шляхом включення до множини алгоритмів з контролем і адаптацією, їх упорядкування за показниками швидкодії складності та надійності, що дозволяє покращити відповідні показники процесора. Запропоновані методи та засоби дозволяють підвищити швидкодію та надійність, а також зменшити складність апаратних витрат модулів заміщення даних асоціативної кеш-пам’яті та асоціативного кеш-буферу сторінкового перетворення, що тягне за собою збільшення швидкодії, енергоефективності та безвідмовності процесора у цілому. Дата реєстрації 2021-09-27 Додано в НРАТ 2021-09-27 Закрити