Пошук академічних текстів

Інформація × Реєстраційний номер 2120U009222, Матеріали видань та локальних репозитаріїв Категорія Опубліковано, Стаття Назва роботи ПРОЕКТУВАННЯ ЧАСОВИХ АВТОМАТІВ З ВИКОРИСТАННЯМ ШАБЛОНІВ АВТОМАТА МУРА Автор Мірошник M. A.Шкіль A. С.Кулак E. М.Рахліс Д. Е.Мірошник A. M.Малахов Н. В.Mіroshnyk M. A.Shkil A. S.Kulak E. N.Rakhlis D. Y.Mіroshnyk A. M.Malahov N. V. Дата публікації 08-09-2020 Постачальник інформації Журнал "Радіоелектроніка, інформатика, управління" (Національний університет "Запорізька політехніка") Першоджерело https://ric.zp.edu.ua/article/view/208496 Видання National University "Zaporizhzhia Polytechnic" Опис Актуальність роботи полягає в розвитку методів автоматизованого проектування автоматних пристроїв логічного керування реального часу шляхом розробки єдиного шаблону в синтезованих підмножині мови опису апаратури в стилі автоматного програмування з реалізацією на апаратній платформі ПЛІС (FPGA, CPLD). Метою роботи є розробка принципів побудови моделей тимчасових керуючих автоматів на мові опису апаратури VHDL. В роботі вирішена задача побудови шаблону опису моделей тимчасових керуючих автоматів Мура на VHDL, автоматизований синтез і імплементація отриманої VHDL-моделі в ПЛІС (FPGA, CPLD) з використанням Xilinx ISE і подальший аналіз отриманої схемної реалізації на предмет дотримання значень часових параметрів схеми після імплементації.Метод. Реалізація в конструкціях мови VHDL параметрів моделей тимчасових автоматів в системах логічного управління. Розробка конструкцій мови VHDL для реалізації часових параметрів моделей тимчасових автоматів, які забезпечують коректний автоматизований синтез і імплементація цих моделей в ПЛІС (FPGA, CPLD) з використанням інструментальних засобів САПР Xilinx ISE.Результати. Синтез і імплементація запропонованих шаблонів VHDL-моделей тимчасових керуючих автоматів Мура в системах логічного управління інструментальними засобами автоматизованого проектування XILINX ISE підтвердили отримання ненадлишкових схемних структур в ПЛІС (FPGA, CPLD), а моделювання після імплементації показало працездатність таких моделей.Висновки. В роботі вирішена задача автоматизованого проектування тимчасових керуючих автоматів в системах логічного управління реального часу. Для вирішення даного завдання розроблені шаблони VHDL-моделей тимчасових керуючих автоматів Мура, що дало можливість реалізувати керуючі автомати з тимчасовими обмеженнями, таймаут і вихідними затримками. Автоматизований синтез і моделювання VHDL-моделей на основі розроблених шаблонів підтвердили працездатність і коректність запропонованих моделей.Наукова новизна роботи полягає в подальшому розвитку методів побудови шаблонів HDL-моделей тимчасових керуючих автоматів Мура, що дало можливість реалізувати керуючі автомати з тимчасовими обмеженнями, таймаут і вихідними затримками, а також виконати їх коректний автоматизований синтез і моделювання.Практична цінність отриманих результатів полягає в розробці процедур побудови VHDL-моделей тимчасових керуючих автоматів Мура в системах логічного управління реального часу, що дало можливість автоматизувати процес синтезу керуючих автоматів з урахуванням можливості обробки зовнішніх подій і реалізації довільних затримок для вихідних сигналів і збільшити гнучкість і швидкодія проектованих систем. Розроблені процедури можуть бути корисні проектувальникам часових керуючих автоматів в XILINX ISE.  Додано в НРАТ 2026-02-09 Закрити