Пошук академічних текстів

Інформація × Реєстраційний номер 2122U006551, Матеріали видань та локальних репозитаріїв Категорія Бакалаврська робота Назва роботи Цифровий інтегратор на ПЛІС для роботи в онлайн режимі Автор Лялін Ігор СергійовичLyalin Ihor Serhiiovych Дата публікації 01-01-2022 Постачальник інформації Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського» Першоджерело https://ela.kpi.ua/handle/123456789/49763 Видання Київ Опис Даний дипломний проєкт присвячений розробці цифрового інтегратора на програмованій логічній інтегральній схемі(ПЛІС), що працює в онлайн режимі. Запропонована структура пристрою дозволяє прискорити обчислення, зменшити використання ресурсів ПЛІС(регістри, виводи і т.д.), підвищити надійність та зменшити ціну пристрою за допомогою порозрядного введення операндів та використання надлишкової двійкової системи числення -1,0,1. Програмна частина реалізована за допомогою мови опису апаратури VHDL. Сам пристрій було змодельовано у САПР Quartus II за допомогою вбудованого графічного редактора для розробки цифрових схем. This diploma project is dedicated to the development of a digital integrator on a programmable logic integrated circuit (FPGA), working in online mode. The proposed structure of the device allows to speed up calculations, reduce the use of FPGA resources (registers, outputs, etc.), increase reliability and reduce the price of the device by bitwise input operands and the use of redundant binary number system -1,0,1. The software part is implemented using the VHDL hardware description language. The device itself was modeled in CAD Quartus II using a built-in graphics editor for digital circuits. Додано в НРАТ 2025-11-05 Закрити