Пошук академічних текстів

Інформація × Реєстраційний номер 0109U001604, ( 0211U008953  ) Науково-дослідна робота Назва роботи Розробити архітектуру мікропроцесора з редукційним паралелізмом організації обчислювального процесу, орієнтованого на задачі керування Керівник роботи Палагін Олександр Васильович, Дата реєстрації 26-02-2009 Організація виконавець Інститут кібернетики імені В.М. Глушкова НАН України Опис роботи Cтворення принципово нової концепції побудови високопродуктивних мікропроцесорів для задач керування, що базується на принципах редукційного паралелізму та віртуальному вводі-вивдді інформації, які не мають аналогів в світовій практиці. В основу концепції буде покладено сучасні досягнення в галузі машинної алгебри, нечіткої логіки, розпаралелення обчислювальних процесів у вигляді бітових потоків, а також інші методи програмування задач керування. Додано в НРАТ 2024-12-10 Закрити