Пошук академічних текстів

Інформація × Реєстраційний номер 0400U000260, Кандидатська дисертація На здобуття к.т.н. Дата захисту 29-12-1999 Статус Запланована Назва роботи Архітектура паралельної пам'яті систем керування та цифрової обробки сигналів Здобувач Демида Богдан Адамович, Керівник Рашкевич Юрій Михайлович Опонент Луцків Микола Михайлович Опонент Опотяк Юрій Володимирович Опис Об'єкт дослідження: пристрої паралельної пам'яті систем керування та цифрової обробки сигналів. Мета дослідження: розробка базових структур і компонентів паралельної пам'яті, алгоритмів їх роботи та синтез на їх основі паралельної пам'яті з заданими технічними характеристиками для систем керування та цифрової обробки сигналів. Теоретичні результати і новизна: розроблені базові структури та методика синтезу на їх основі паралельної пам'яті дозволяють формалізувати та автоматизувати процес синтезу паралельної пам'яті. Розроблені структури та алгоритми дозволяють будувати багатопортову пам'ять з часовим розподілом ресурсів та спеціалізовану пам'ять, адаптовану до структури даних і алгоритмів розв'язання задач. Практичні результати і новизна: отримані результати дають можливість синтезу завершених архітектур паралельної пам'яті систем керування та цифрової обробки сигналів з наперед заданими технічними характеристиками, дозволяють зменшити час та вартість проектування, а також покращити ефективність використання обладнання. Сфера використання: однорідні обчислювальні середовища, паралельно-потокові системи, надшвидкі комутатори пакетів даних комп'ютерних мереж. Дата реєстрації 1999-12-29 Додано в НРАТ 2020-04-04 Закрити