Пошук академічних текстів

Інформація × Реєстраційний номер 0404U002664, Кандидатська дисертація На здобуття к.т.н. Дата захисту 21-06-2004 Статус Запланована Назва роботи Моделі МОН-транзисторів для схемотехнічного проектування субмікронних інтегральних схем Здобувач Корначевський Ярослав Ілліч, Керівник Петренко Анатолій Іванович Опонент Молчанов Олександр Артемович Опонент Вербицький Володимир Григорович Опис Дисертація присвячена створенню ефективних шляхів для вбудовування моделей в програмні комплекси схемотехнічних САПР на прикладі моделі субмікронного рівня BSIM3. Приділено увагу структурі моделі МОН-транзистора, ефектам, які впливають на точність розрахунку параметрів моделі транзистора субмікронних розмірів, послідовності вбудовування моделі в САПР схемотехнічного проектування, перевірці на правильність отриманої моделі за допомогою порівняльного моделювання. В роботі встановлено методику врахування ємностей в прямому та інверсному режимах, уточнено співвідношення для ємностей в прямому та інверсному режимах, встановлено, що на швидкість збіжності обчислень не впливає друга похідна заряду в вузлах транзистора по вузловій напрузі. Порівняльне моделювання показало, що створена за результатами дисертаційної роботи надійна модифікація моделі BSIM3 не лише правильно моделює субмікронний МОН-транзистор, але й перевищує за ефективністю модель, яка використовується в пакеті схемотехнічного проектування SPICE. Дата реєстрації 2004-06-21 Додано в НРАТ 2020-04-04 Закрити