Пошук академічних текстів

Інформація × Реєстраційний номер 0419U000305, Кандидатська дисертація На здобуття Кандидат технічних наук Дата захисту 24-01-2019 Статус Запланована Назва роботи Методи зменшення апаратурних витрат для суміщених мікропрограмних автоматів на мікросхемах програмованої логіки Здобувач Грушко Світлана Сергіївна, Керівник Зеленьова Ірина Яківна Опонент Защолкін Костянтин Вячеславович Опонент Мусієнко Максим Павлович Опис Дисертаційна робота присвячена вирішенню актуальної наукової задачі розробки структур і вдосконаленню методів синтезу суміщеного МПА, орієнтованих на зменшення апаратурних витрат при реалізації логічної схеми СМПА базисі ПЛІС (FPGA і CPLD). В роботі розроблено структуру СМПА для реалізації в базисі FPGA, що базується на використанні гетерогенної структури FPGA, вдосконалені методи синтезу схем СМПА на FPGA, що дозволяють ефективно використовувати особливості базису гетерогенних FPGA для зменшення апаратурних витрат в логічній схемі СМПА. Розроблено структури і вдосконалено методи синтезу схем СМПА на CPLD. Показано що використання цих структур забезпечує зменшення апаратурних витрат у логічній схемі СМПА в середньому на 29,6 %. Вирішена науково-практична задача мінімізації апаратурних витрат в схемі блоку управління конфігурацією бортовим обчислювальним комплексом. Розроблені рекомендацій щодо використання запропонованих структур і методів для елементної бази різних виробників. Дата реєстрації 2019-01-24 Додано в НРАТ 2020-04-03 Закрити