Пошук академічних текстів

Інформація × Реєстраційний номер 0510U000370, Докторська дисертація На здобуття д.т.н. Дата захисту 31-03-2010 Статус Запланована Назва роботи Інфраструктури верифікації та убудованого діагностування цифрових систем на кристалах Здобувач Литвинова Євгенія Іванівна, Керівник Хаханов Володимир Іванович Опонент Борисенко Олексій Андрійович Опонент Дрозд Олександр Валентинович Опонент Хажмурадов Манап Ахмадович Опис Об'єкт дослідження - процес тестопридатного проектування цифрових систем реального часу та їх імплементація у кристали програмовної логіки на основі використання HDL-мов опису обчислювальної апаратури. Мета дослідження - розробка інфраструктур верифікації та убудованого діагностування цифрових систем на кристалах на основі використання технологій асерційної надлишковості та граничного сканування для суттєвого зменшення часу проектування (time-to-market) та одночасного підвищення виходу придатної продукції (yield). Методи досліджень: булева алгебра, теорія множин і графів, мови опису апаратури - для визначення функцій примітивів; методи і моделі технічної діагностики, моделювання, формальної верифікації, теорія цифрових автоматів - для розробки та реалізації інфраструктур верифікації та убудованого діагностування цифрових систем на кристалах; засоби проектування, моделювання і верифікації - для імплементації розроблених моделей та методів сервісного обслуговування цифрових систем. Теоретичні та практичні результати - розроблено теоретичні положення і практичні засоби, які складають інфраструктуру верифікації та убудованого діагностування цифрових систем на кристалах на основі використання технологій асерційної надлишковості та граничного сканування. Наукова новизна: 1) вперше розроблено асерційний метод верифікації та діагностування HDL-коду проектованої цифрової системи; 2) вперше розроблено метод убудованого діагностування апаратних модулів цифрової системи на кристалі; 3) вперше розроблено метод аналізу тестопридатності системного HDL-коду та RTL-моделі цифрової структури на кристалі; 4) удосконалено модель процесу верифікації та діагностування системних HDL-моделей цифрових проектів; 5) удосконалено модель процесу убудованого діагностування та ремонту цифрових систем на кристалах; 6) отримала подальший розвиток модель процесу проектування, верифікації та діагностування цифрових систем на кристалах. Науково-практичні результати у вигляді програмно-апаратних додатків і методичних матеріалів упроваджено в організаціях: Харківський національний університет радіоелектроніки; НДІРВ Харків; ЗАТ "Імпульс", Сєвєродонецьк; Компанія Aldec, USA. Наукові та практичні результати дисертації можуть використовуватися у науково-технічних розробках та при проектуванні цифрових систем на кристалах FPGA (Xilinx) в цілях істотного зменшення часу верифікації HDL-моделей і тестування апаратних компонентів SoC шляхом створення інфраструктури аналізу проекту, що дозволяє оцінювати тестопридатність програмно-апаратних модулів шляхом побудови транзакційного графу для використання механізму асерцій та IEEE 1500 SECT стандарту, які підвищують ефективність сервісних засобів моделювання, діагностування та відновлення працездатності. Дата реєстрації 2010-03-31 Додано в НРАТ 2020-04-04 Закрити