Пошук академічних текстів

Інформація × Реєстраційний номер 2120U001884, Матеріали видань та локальних репозитаріїв Категорія Стаття Назва роботи Numerical Simulation of Field-effect Transistor GAA SiNWFET Parameters Based on Nanowires Автор Дата публікації 01-01-2020 Постачальник інформації Сумський державний університет Першоджерело https://essuir.sumdu.edu.ua/handle/123456789/81241 Видання Sumy State University Опис Перспективним напрямом подальшого зростання рівня масштабування MOSFET транзисторів вважається застосування нанодротів Si, GaAs і ZnO та вуглецевих нанотрубок як каналів між витоком та стоком. У даній роботі представлені результати числового проектування 3D-транзисторів з п'ятьма n-каналами Sі (SiNWFET), виготовленими за технологією SOI (Silicon-on-Insulator) із затвором Gateall-around (GAA). Структури 5-канальних GAA SiNWFET транзисторів моделюються за допомогою інструментів Silvaco TCAD. Проведено моделювання електричних характеристик, отримано допустимі значення порогової напруги, допорогового розкиду, зниження бар'єру, спричинене стоком, DIBL, сили струму витоку Ioff та коефіцієнта Ion/Ioff. Досліджено вплив температури на статичні передавальні характеристики польового транзистора, отримано типовий для MOSFET транзисторів характер залежностей: перетинання робочих характеристик для різних температур при постійній стоковій напрузі, що обумовлено зменшенням величини сили струму "switch-on" та порогової напруги внаслідок відповідного зменшення рухливості носіїв заряду та перерозподілу носіїв по енергіям, зміщенням енергії Фермі до середини забороненої зони та утворенням області збіднення біля поверхні напівпровідника при менших напруженостях електричного поля. При фіксованій напрузі на стоці 1.2 В зростання температури в інтервалі від 280 до 400 К призводить до зменшення порогової напруги Vt на 22,5 %, збільшення допорогового розкиду на 43.1 %, спадання сили струму "switch-on" на 10.7 % та зниження бар'єру, спричинене стоком, DIBL на 12.6 %. A perspective way for further increase in MOSFET transistors scaling value is the usage of Si, GaAs, ZnO nanowires and carbon nanotubes as channels between the source and drain. In this work, we present the results of a numerical simulation of 3D transistors with five n-type Si (SiNWFETs) channels based on SOI (Silicon-on-Insulator) technology and Gate-all-around (GAA) structure. 5-channel GAA SiNWFET structures are simulated by Silvaco TCAD tools. Their distinct electrical characteristics are demonstrated, in particular, the valid values of threshold voltage Vt, subthreshold scattering SS, drain induced barrier lowering (DIBL), leakage current Ioff and Ion/Ioff coefficient are obtained. The effect of temperature on static transmission characteristics is studied. A typical view of the MOSFET dependencies is obtained: the intersection of operating characteristics for different temperatures at a constant drain voltage due to a decrease in the switch-on current and threshold voltage Vt, the corresponding decrease in charge carrier mobility and energy redistribution of carriers, the Fermi energy shift to the middle of the band gap and the formation of a depleted region near the semiconductor surface at lower values of the electric field strength. At a fixed drain voltage of 1.2 V a further temperature increase in the range of 280-400 K leads to a decrease in the threshold voltage Vt by 22.5 %, an increase in the subthreshold scattering SS by 43.1 %, a decrease in the switch-on current by 10.7 % and a decrease in DIBL by 12.6 %. Додано в НРАТ 2025-03-24 Закрити