Search academic texts

Information × Registration Number 2122U001715, Article popup.category Стаття Title popup.author popup.publication 01-01-2022 popup.source_user Сумський державний університет popup.source https://essuir.sumdu.edu.ua/handle/123456789/87648 popup.publisher Sumy State University Description У поточному розвитку напівпровідникової галузі багатозатворні FETs, як-от тризатворні tri-gate (TG) FinFETs, були стимулом для продовження масштабування пристроїв із технологією нижче 32 нм. Застосування напруженого кремнію ще більше посилило струми приводу. Струми витоку були зменшені за рахунок використання high-k матеріалів, що призвело до поліпшення комутаційних характеристик пристрою. Мотивом статті є розробка та характеристика пристрою TG n-FinFET з 10 нм каналом, що включає тришаровий канал із напруженим кремнієм та багатошарові high-k діелектричні матеріали як оксид затвора. Електричні характеристики та короткоканальні ефекти (SCEs) усіх пристроїв визначалися шляхом заміни оксиду затвора SiO2 на багатошаровий оксид затвора із 0,5 нм SiO2 та 0,5 нм EOT з різних high-k діелектричних матеріалів, таких як ZrO2, Al2O3, Si3N4, та HfO2. Помічено, що SCEs та характеристики витоку значно покращуються завдяки використанню багатошарових high-k діелектричних матеріалів, таких як HfO2, а деформація в області каналу значно поліпшує струм приводу, не заважаючи SCEs. Таким чином, комбінація діелектриків з напруженого кремнію та HfO2 показала покращення характеристик розробленого пристрою при зменшеній площі інтегральної схеми. In the current semiconductor scenario, multiple gate FETs like tri-gate (TG) FinFETs have been a boon to continue the scaling of devices below 32 nm technology. The application of strained silicon has further enhanced drive currents. Leakage currents have been reduced by employing high-k materials, which has led to enhanced device switching characteristics. The development and characterization of a 10 nm channel TG n-FinFET device incorporating a tri-layered strained silicon channel and stacked high-k dielectric materials as the gate oxide are the motivation of this paper. The electrical characteristics and short channel effects (SCEs) of all the devices have been determined by replacing the SiO2 gate oxide with a stacked gate oxide of 0.5 nm of SiO2 and 0.5 nm EOT of various high-k dielectric materials like ZrO2, Al2O3, Si3N4, and HfO2. It is observed that SCEs and leakage characteristics are significantly improved by the use of stacked high-k dielectric materials like HfO2, and the strain in the channel region significantly improves the drive current without hampering SCEs. Thus, the combination of strained silicon and HfO2 dielectrics showed improved performance of the developed device with a reduced chip area. popup.nrat_date 2025-03-24 Close