Пошук академічних текстів

Інформація × Реєстраційний номер 2122U001969, Матеріали видань та локальних репозитаріїв Категорія Стаття Назва роботи Combined (Si) and (Ge) FinFET-CMOS Inverter Characterization Based on Driver to Load Transistor Ratio Автор Дата публікації 01-01-2022 Постачальник інформації Сумський державний університет Першоджерело https://essuir.sumdu.edu.ua/handle/123456789/89802 Видання Sumy State University Опис У статті пропонується новий метод адаптивного вибору найкращого співвідношення плавців драйвера до навантажувального транзистора логічного інвертора CMOS FinFET відповідно до кращих значень запасу по шуму та напруги перегину з порівнянням при використанні комбінованих Si і Ge як навантаження та/або напівпровідникового каналу драйвера в логічній схемі інвертора CMOS FinFET. Методика оптимізації співвідношення плавців драйвера до транзистора навантаження сильно залежить від поліпшення запасу по шуму та напруги перегину вихідних характеристик логічного інвертора CMOS. Першим кроком у цьому дослідженні інвертора CMOS-FinFET є отримання вихідних характеристик (Id-Vd) FinFET, а потім використання моделі моделювання MATLAB для створення передавальних характеристик CMOS FinFET. Досліджено передавальні характеристики логічного інвертора CMOS-FinFET із співвідношенням плавців Np/Nn 5/1, 4/1, 3/1, 2/1, 1/1, 1/2, 1/3, 1/4, 1/5. Запаси по шуму та напруга перегину використовуються як критичні фактори для отримання оптимального співвідношення плавців (Np/Nn). Результати показують, що оптимізація залежить від співвідношення плавців для всіх комбінованих напівпровідникових інверторів FinFET. Результати показують, що найкращі співвідношення для Si:Si, Si:Ge, Ge:Si та G:Ge становлять 2:1, 1:4, 2:1 та 1:3 відповідно. This paper proposes a novel method to adaptively select the best driver to load transistor fin ratio of CMOS FinFET logic inverter according to the best values of noise margins and inflection voltage with a comparison of the use of different and combined Si and Ge as a load and/or driver semiconductor channel in CMOS FinFET inverter logic circuit. The methodology of optimizing the driver to load transistor fin ratio depends strongly on improving the noise margins and inflection voltage of the output characteristics of CMOS logic inverter. The first step in this investigation of CMOS-FinFET-inverter is to obtain the output characteristics (Id-Vd) of the FinFET, and then use the MATLAB simulation model to create CMOS FinFET transfer characteristics. Transfer characteristics of CMOS-FinFET-logic inverter are studied with fin ratios Np/Nn of 5/1, 4/1, 3/1,2/1, 1/1, 1/2, 1/3, 1/4, 1/5. Noise margins and inflection voltage are used as critical factors to obtain the optimal fin ratio (Np/Nn). The results indicate that optimization depends strongly on the fin ratio for all combined semiconductor loads to FinFET driver inverters. The results show that the best ratios for Si:Si, Si:Ge, Ge:Si, and G:Ge are 2:1, 1:4, 2:1, and 1:3 respectively. Додано в НРАТ 2025-03-24 Закрити