Пошук академічних текстів

Інформація × Реєстраційний номер 2123U004934, Матеріали видань та локальних репозитаріїв Категорія Стаття Назва роботи Low Voltage Symmetric Dual-Gate Organic Field Effect Transistor Автор Дата публікації 01-01-2023 Постачальник інформації Сумський державний університет Першоджерело https://essuir.sumdu.edu.ua/handle/123456789/91470 Видання Sumy State University Опис Двозатворні органічні польові транзистори (DG-OFET), де два окремі канали формуються на межі поділу органічний напівпровідник-діелектрик, привертають велику увагу завдяки своїй високій продуктивності порівняно з однозатворними OFET (SG-OFET). У цій статті органічний модуль симулятора пристрою Atlas для низьковольтного SG-OFET використовувався для прогнозування електричних характеристик і параметрів продуктивності. Після цього в SG-OFET було введено додатковий діелектрик і електрод затвора для досягнення кращої продуктивності. Електрична поведінка низьковольтного (≤ 3 В) DGOFET досліджувалась із застосуванням симетричної конфігурації. Ця архітектура демонструє високий струм приводу через інжекцію достатньої кількості носіїв заряду в обидва канали. Результати моделювання показують вищий струм приводу, рухливість несучої та коефіцієнт увімкнення/вимкнення струму, нижчу порогову напругу та підпорогову крутизну. Запропонована симетрична конфігурація забезпечує кращу продуктивність в порівнянні з транзистором з одним затвором. Dual-gate organic field effect transistors (DG-OFETs), where two separate channels are formed at the organic semiconductor-dielectric interface, have attracted much attention owning to their high performance in comparison to single-gate OFET (SG-OFET). In this paper, an organic module of Atlas device simulator for a low voltage SG-OFET has been used to predict the electrical characteristics and performance parameters. Thereafter, an additional dielectric and gate electrode has been introduced to SG-OFET to achieve better performance. Electrical behaviors of low-voltage (≤ 3 V) DG-OFET have been studied by employing a symmetric configuration. This architecture exhibits a high drive current due to injection of sufficient charge carriers in both channels. The simulation results show higher drive current, carrier mobility and current on-off ratio, lower threshold voltage and subthreshold slope. These results demonstrate that the proposed symmetric configuration provide better performance when compared to the single gate. Додано в НРАТ 2025-03-24 Закрити