Пошук академічних текстів

Інформація × Реєстраційний номер 2124U003227, Матеріали видань та локальних репозитаріїв Категорія Стаття Назва роботи Performance Enhancement of the Urdhva-Tiryagbhyam based Vedic Multiplier using FinFET Автор Дата публікації 01-01-2024 Постачальник інформації Сумський державний університет Першоджерело https://essuir.sumdu.edu.ua/handle/123456789/95207 Видання Sumy State University Опис Попит на швидкі й ефективні програми DSP («цифрової обробки сигналів») у реальному часі зріс у результаті швидкого розвитку технологій. Одним із фундаментальних математичних процесів, необхідних будь-якій програмі, є множення. Vedic Multiplier можна використовувати у багатьох сферах обробки зображень і DSP, зокрема кілька варіантів оригінальних топологій Vedic Multiplier, які покращують швидкість і продуктивність. Метою статті є розробка ведичного помножувача в технології MOSFET і FinFET і зменшення потужності та часу розробки. Для зменшення затримки та потужності розроблено три різні технології суматора: «GDI», «Dual Domino Rail Adder» і «Traditional adder». Технологія GDI має кращу продуктивність, наприклад меншу потужність, затримку та кількість транзисторів, тому використання технології GDI використовується як логіка для проектування як повного суматора, напівсуматора та вентиля І. Для проектування 2-розрядного множника та отримання часткового добутку знадобилося чотири вентилі І та два напівсуматори. Пізніше за допомогою 2-розрядного множника та 4-бітового суматора переносу пульсацій відображається 4-бітовий помножувач, а за допомогою конструкції 4-бітного множника відображається 8-бітний множник. Запропонована конструкція розроблена за технологією MOSFET і FinFET, оскільки технологія FinFET споживає меншу потужність і затримку через менший витік, вищі струм стоку та продуктивність. Завдяки використанню технології FinFET загальна продуктивність становитиме 433,05 мВт, час затримки - 0,981 нс, відповідно для MOSFET 657,65 мВт і 1,367 нс. The demand for quick and effective real-time DSP ("Digital Signal Processing") applications has increased as a result of rapidly developing technologies. One of the fundamental mathematical processes that any application needs is multiplication. There are many uses for the Vedic Multiplier in the broad fields of image processing and DSP, notably the several variations of the original Vedic Multiplier topologies that improve speed and performance. The aim of a paper is to design the Vedic multiplier in MOSFET and FinFET technology and reduce the power and time of the design. For reducing the delay and power three different technology of adder is designed which are “GDI”, “Dual domino rail adder” and “Traditional adder”. The GDI technology has a better performance like lower power, delay and number of transistors so that using the GDI technology is used as the logic to design as full adder half adder and AND gate. To design the 2-bit multiplier it required four AND gate and two half adders to obtain the partial product. Later by using the 2- bit multiplier and 4-bit Ripple Carry Adder the 4-bit multiplier is mapped. Later using the 4-bit multiplier design the 8-bit multiplier is mapped. The proposed design is designed in MOSFET and FinFET technology as the result FinFET technology consume lower power and delay because of its lower leakage, higher drain current and higher performance. By using the FinFET technology overall performance will be 433.05 mW power and 0.981ns delay and MOSFET consumes 657.65 mW and 1.367 ns. Додано в НРАТ 2025-03-24 Закрити