Search academic texts

Information × Registration Number 2124U009277, Article popup.category Опубліковано, Стаття Title SYNTHESIS OF VHDL-MODEL OF A FINITE STATE MACHINE WITH DATAPATH OF TRANSITIONS popup.author Баркалов О. О.Тітаренко Л. О.Бабаков Р. М.Barkalov A. A.Titarenko L. A.Babakov R. M. popup.publication 04-01-2024 popup.source_user Журнал "Радіоелектроніка, інформатика, управління" (Національний університет "Запорізька політехніка") popup.source https://ric.zp.edu.ua/article/view/296233 popup.publisher National University "Zaporizhzhia Polytechnic" Description Актуальність. Розглянуто задачу побудови програмної моделі мікропрограмного автомата з операційним автоматом переходів мовою VHDL. Процес синтезу моделі ототожнюється із синтезом даного типу автомата, оскільки побудована модель може бути використана як для аналізу поведінки пристрою, так і для синтезу логічної схеми в базисі FPGA. Об’єктом дослідження є автоматизований синтез логічної схеми мікропрограмного автомата з операційним автоматом переходів, за результатами якого можуть бути отримані чисельні характеристики апаратурних витрат на реалізацію схеми автомата. Це дозволяє оцінити ефективність використання даної структури мікропрограмного автомата при реалізації заданого алгоритму керування. Мета. Розробка і дослідження VHDL-моделі мікропрограмного автомата з операційним автоматом переходів для аналізу поведінки автомата та кількісної оцінки апаратурних витрат в його логічній схемі. Метод. В основу дослідження покладено структурну схему мікропрограмного автомата з операційним автоматом переходів. Синтез окремих блоків структури автомата здійснюється за певною процедурою відповідно до заданої граф-схеми алгоритму керування. Результат синтезу запропоновано представляти у вигляді VHDL-опису, що оснований на фіксованих значеннях кодів станів автомата. Продемонстрований процес синтезу операційного автомата переходів, блоку формування кодів операцій переходів та блоку формування мікрооперацій. VHDL-опис даних блоків здійснюється у синтезованому стилі, що дозволяє провести синтез логічної схеми автомата в базисі FPGA за допомогою сучасних САПР та отримати числові характеристики схеми, зокрема значення апаратурних витрат. Для аналізу коректності роботи синтезованої схеми розглянуто процес розробки поведінкової складової VHDL-моделі, функцією якої є генерація вхідних сигналів автомата. Класичне поєднання синтезованої та поведінкової частин моделі дозволяє представити результати синтезу мікропрограмного автомата з операційним автоматом переходів як окремий проєкт, що може бути використаний в якості структурної складової проєктованої цифрової системи. Результати. На прикладі абстрактної граф-схеми алгоритму керування розроблено VHDL-модель мікропрограмного автомата з операційним автоматом переходів. За допомогою САПР AMD Vivado проведено синтез розробленої моделі та проведене поведінкове моделювання роботи схеми автомата. Результати синтезу схеми дозволили отримати значення апаратурних витрат при реалізації схеми в базисі FPGA. За результатами поведінкового моделювання отримані диаграми часу, які свідчать про коректність реалізації функцій переходів та виходів синтезованого автомата. Висновки. У традицйних VHDL-моделях кінцевих автоматів стани не містять конкретних кодів і ідентифікуються за допомогою літералів. Це дозволяє САПР проводити кодування станів на власний розсуд. Однак такий підхід не підходить для опису мікропрограмного автомата з операційним автоматом переходів. Перетворення кодів станів за допомогою множини арифметикологічних операцій вимагає використання фіксованих значень кодів станів, що визначає специфіку VHDL-моделі, запропонованої в даній роботі. Дана і подібні моделі можуть бути використані, зокрема, при дослідженні ефективності мікропрграмного автомата за критерієм апаратурних витрат в схемі пристрою. popup.nrat_date 2026-02-27 Close