Пошук академічних текстів

Інформація × Реєстраційний номер 0211U013231, 0109U002268 , Науково-дослідна робота Назва роботи Створення архітектурної концепції та методів структурного проектування мережевих процесорів з інтелектуальною обробкою пакетів даних Назва етапу роботи Керівник роботи Сімоненко Валерій Павлович, Дата реєстрації 11-01-2012 Організація виконавець Факультет інформатики та обчислювальної техніки Національного технічного університету України "КПІ" Опис етапу Обґрунтована методологія створення методів синтезу конвеєрних обчислювальних систем (ОС) через відображення просторового графу синхронних потоків даних у структуру ОС та її розклад. Розроблені методи забезпечують при заданому періоді виконання алгоритму мінімізацію тривалості тактового інтервалу, кількості процесорних елементів, їх регістрів, мультиплексорів, міжз'єднань, об'єму пам'яті а також енергоспоживання. Розроблено методи синтезу конвеєрних ОС для програмованих логічних інтегральних схем (ПЛІС), включаючи метод проектування з використанням мови VHDL, метод відображення періодичних алгоритмів з операторами керування, метод синтезу буферних схем. Розроблено ряд віртуальних обчислювальних модулів конфігурованого мережевого процесора, таких як контролер локальної мережі Ethernet, декодер Ріда-Соломона, розпакувальник файлів у форматі GZIP. Розроблено ядро мікроконтролера і8051, яке має підвищену швидкодію до 100 млн. команд за сек. Розроблено і випробувано експериментальний зразок мережевого комп ютера на основі ПЛІС Xilinx XCV-4SX35. Опис продукції Обґрунтована методологія створення методів синтезу конвеєрних обчислювальних систем (ОС) через відображення просторового графу синхронних потоків даних у структуру ОС та її розклад. Розроблені методи забезпечують при заданому періоді виконання алгоритму мінімізацію тривалості тактового інтервалу, кількості процесорних елементів, їх регістрів, мультиплексорів, міжз'єднань, об'єму пам'яті а також енергоспоживання. Розроблено методи синтезу конвеєрних ОС для програмованих логічних інтегральних схем (ПЛІС), включаючи метод проектування з використанням мови VHDL, метод відображення періодичних алгоритмів з операторами керування, метод синтезу буферних схем. Розроблено ряд віртуальних обчислювальних модулів конфігурованого мережевого процесора, таких як контролер локальної мережі Ethernet, декодер Ріда-Соломона, розпакувальник файлів у форматі GZIP. Розроблено ядро мікроконтролера і8051, яке має підвищену швидкодію до 100 млн. команд за сек. Розроблено і випробувано експериментальний зразок мережевого комп ют Автори роботи Лепеха Володимир Львович Сергієнко Анатолій Михайлович Додано в НРАТ 2020-04-02 Закрити